铠侠宣布Twin BiCS Flash半圆形3D闪存单元结构设计

（题图 via Kitguru）

在本月早些时候于旧金山举办的 IEEE 国际电子设备会议上，铠侠宣布了这项新技术。近年来，随着 3D 堆叠层数的增加，厂商得以通过更低的成本来实现更高的位密度。

然而在层数超过 100 之后，工艺的复杂程度也迅速提升，对产品的良率和一致性提出了更大的挑战。为了克服这些问题，铠侠提出了全新的半圆形单元设计。

其在传统圆形单元的基础上，对栅电极进行了分割，从而减少单元的尺寸，以实现在较少单元层数的情况下，带来高密度的存储。

铠侠称，半圆形浮栅（FG）单元具有出色的编程 / 可擦写特性，有望获得紧密的 QLC Vt 分布和较小的单元尺寸。

作为行业向前发展、追求更高比特密度的一个可行选项，该公司将继续致力于 Twin BiCS FLASH 的研发，并将之投入实际应用。

本文素材来自互联网