同时也向系统单芯片设计人员演示运作频率4GHz的芯片内建双向跨核心网状互连功能,及在台积电CoWoS中介层上的小芯片通过8Gb/s速度相互链接的设计方法。
台积电进一步指出,不同于整合系统的每一个组件放在单一裸晶上的传统系统单芯片,将大尺寸的多核心设计分散到较小的小芯片设计更能完善支持现今的高效能运算处理器。
此高效的设计方式可让各项功能分散到以不同制程技术生产的个别微小裸晶,提供了灵活性、更好的良率、及节省成本的优势。
小芯片必须能够透过密集、高速、高带宽的连结来进行彼此沟通,才能确保最佳的效能水平,为了克服这项挑战,此小芯片系统采用台积电所开发的Low-voltage-INPackage-INterCONnect(LIPINCONTM)独特技术,数据传输速率达8Gb/s/pin,并且拥有优异的功耗效益。
另外,此款小芯片系统建置在CoWoS中介层上由双个7纳米生产的小芯片组成,每一小芯片包含4个ARM Cortex–A72处理器,以及一个芯片内建跨核心网状互连总线,小芯片内互连的功耗效益达0.56pJ/bit、带宽密度1.6Tb/s/mm2、0.3伏LIPINCON接口速度达8GT/s且带宽速率为320GB/s。此小芯片系统于2018年12月完成产品设计定案,并已于2019年4月成功生产。
本文素材来自互联网